随着现代无线通信技术的飞速发展，32QAM等调制的应用，对系统的相位噪声性能提出了更高更严格的要求，这就要求系统的载波、本振具有更好的相位噪声指标。另外，为了提高抗干扰能力和接收信号能力，具有宽带、小步进、低杂散的频率源也就变得越来越重要。
直接数字式频率合成源（DDS）驱动锁相环（PLL）方式，近端环路内杂散按20lgN恶化（N为锁相环倍频次数）[1]，其电路结构简单，易于实现宽带小步进源，因此得到了广泛的应用，但是其缺点是当倍频次数高时，要获得低杂散的频率合成器，则对DDS芯片输出的近端杂散要求高。
为此，提出了一种改进型DDS驱动PLL的结构，通过合理的设置避开DDS芯片输出近端杂散差的点。同时，采用变带宽环路滤波器设计，实现了基于DDS驱动PLL的X波段宽带高纯度捷变源。
改进型DDS驱动PLL的原理
常规DDS驱动PLL产生宽带信号的原理如图1所示。图1中，DDS作为PLL的激励源，PLL作为跟踪倍频锁相环[2]。
图1 常规用DDS驱动PLL的原理
改进型DDS驱动PLL原理如图2所示：
图2 改进用DDS驱动PLL的原理
主要的改进有：固定DDS参考时钟改进为可变DDS参考时钟；采用具有SpurKiller技术的DDS芯片AD9912；常规BPF改进为窄带电调滤波器；固定分频器改进为可编程分频器；固定环路滤波器改进为可变带宽环路滤波器。
可变DDS参考信号源通过锁相晶振fref产生，输出频率为fddsref，其相位噪声和跳频时间对后面系统起着决定性作用，输出频率fddsref和晶振fref的关系为[3]：fddsref=N1×fref。
DDS电路采用具有SpurKiller技术的AD9912[4]。当DDS芯片输出频率固定频偏处的近端杂散，可以采用SpurKiller技术加以抑制，其思路是给该频偏杂波一个和其相位相反的信号，使其幅度减弱，加以抑制，实验表明该技术可以有效地改善近端杂散（载频50 kHz内）4~6 dB。DDS输出的信号频率为fdds，频率值由fddsref和AD9912的48位频率控制字（FTW）决定。当频率控制字不变时，通过改变fddsref便可以实现DDS芯片输出频率的改变。DDS输出频率fdds与fddsref的关系为(2)：fdds=（FTW/248）fddsref。
DDS信号输出后使用窄带电调滤波器，使频谱更加纯净。为了获得高指标的相位噪声和杂散指标，尽量减少PLL的倍频次数，因此尽可能地采用高频率输出的fdds直接鉴相。鉴相器属于敏感器件，fdds的杂波很有可能在鉴相器内与fdds以及空间和电源串扰过来的信号，经过类似混频器的效应，形成最终频率输出fout的近端杂波，难以去除。
可编程分频器主要是配合fdds和满足最终输出频率fout，使fdds的输出具有更大的灵活性。输出频率fout与DDS输出频率fdds的关系为 (3)：fout=N2×fdds。
将（1）式、（2）式带入（3）式有：fout=N2×N1×(FTW/248)fref。
当失锁时，采用宽的环路滤波器，进行快速捕获。锁定后，切换到窄的环路滤波器，从而提高系统的跳频时间、杂散以及远端的相位噪声。
改进型DDS驱动PLL电路实现
1. 可变DDS参考源电路实现
DDS参考源的鉴相器采用ADF4193。ADF4193[5]是目前AD公司最快的锁相芯片，当失锁时，电荷泵以锁定时64倍的电荷泵电流进行锁定，锁定后依次关闭，环路内电阻和电容参数不变。锁相源变环路带宽比超过10时，其稳定性设计要经过仿真，在切换的整个过程中，环路都才稳定工作。对整个环路进行计算，然后直接优化，仿真模型如图3所示[6]：
