时钟设定发射机中的位跳变定时及接收机中的分片器定时。分布式时钟为相关组件提供了一个常用的定时基准，可以在示波器上直观观察分布式时钟。
在嵌入式时钟系统中，我们不能直接观测时钟信号。振荡器集成在发射机芯片中，接收机从数据中恢复时钟信号。CR(时钟恢复)电路使用PLL(锁相环)、DLL(延迟锁定环路)或类似技术从数据跳变中提取数据速率时钟。嵌入式时钟较分布式时钟有多种优势：第一，它们不要求额外的轨迹完成分布；第二，它们会过滤低频抖动。
时钟噪声作为随机性抖动和/或周期性抖动传播到信号上。如果数据速率时钟上的随机性抖动太高，那么时钟相噪可能会引发问题。尽管相噪在时钟上不可避免，但如果观察到有大量的周期性抖动，则表明出现了问题。
分析分布式时钟上的抖动
由于分布式时钟系统中的示波器探头可以接入时钟，所以我们可以在MSO6B的Spectrum View频谱视图中分析时钟。谐振应该锐利、窄，没有谐波杂散信号。所有谐振都有一些近载波相噪，也就是随机性抖动的来源，但如果谐振宽且呈块状，并且白噪声过高，那么这种谐振则是由于电子器件有噪声、电阻器件或电子器件过热引起的。杂散信号会引起周期性抖动，可能是由于振动和EMI引起的，其可能来自PDN。
图4: 时钟频谱(顶部)和时钟信号(底部)
图4所示的时钟频谱和波形拥有干净锐利的谐振，但有许多杂散信号，约比谐振低50dB，在时域中会看到其影响。杂散信号在数据信号中可能会导致周期性抖动，但借助手边的杂散信号频率，我们通常能够找到问题，只需检查系统设计中的振荡器或开关电路是否会在这些频率产生EMI辐射。
分析嵌入式时钟上的抖动
在大多数情况下，嵌入式时钟系统中的发射机和接收机都不能通过引脚接入基准时钟或恢复的时钟，但我们仍能分析它。为了把时钟与系统的其他方面分开，我们可以分析重复的测试码型：固定数量的0，后面跟着相同数量的1，如01010。交替码型的优点是可以去除与位序列有关的抖动，也就是DDJ (数据相关抖动)。
从数据中恢复时钟，使得接收机能够追踪低频抖动。低于CR带宽的抖动会同时出现在数据和时钟上，确定分片器样点位置。在分片器的定时拥有的抖动幅度和相位与信号相同时，该抖动不会导致错误。
另一方面，高于CR带宽的频率上的抖动可能会导致错误。CR带宽由标准指定，其通常由黄金PLL设置(即fd/1667)。为分析相关抖动频率，示波器必须捕获足够的时间，包含时钟的最低频率成分。MSO6B在软件中仿真时钟恢复，可以自行配置，也可以从标准指定的PLL列表中选择。
功率完整性问题
图5显示了低的和不同的时钟恢复方式的影响，顶部是恒定时钟CR，底部是二类PLL，从左到右是TIE频谱、眼图和波形。周期性抖动在频谱中显示为杂散信号，随机性抖动显示为噪底。
图5. TIE频谱、眼图和波形，顶部是恒定时钟CR，底部是二类PLL
在图6顶行中，恒定时钟频率的抖动幅度和相位与数据抖动差异很大。结果是眼图和波形的信号完整性差，导致高BER。在底部，二类PLL恢复的时钟的低频抖动与数据相同，在CR带宽内的频率上有效过滤了随机性抖动和周期性抖动。结果，眼图和波形拥有良好的信号完整性和低BER。即使是二类PLL的时钟，TIE频谱中的杂散信号也表明存在周期性抖动。再次对比手边的杂散信号频率，我们可以检查系统设计中是否有任何器件在这些频率上有EMI辐射，从而找到问题。
遗憾的是，解决周期性抖动问题，通常要远比在电路中找到对应的振荡器复杂。在没有明显的周期性抖动来源时，我们必须分析系统的功率完整性。电源轨道纹波经常会导致周期性抖动，有时还会导致随机性抖动。
抖动和配电网络
