图5 高速背板有源测试连接图示
抖动是高速信号性能的关键参数，不论用探头做在线测试，或激励响应测试，都需要关注抖动的参数，对于高速背板尤其需要关注码间干扰ISI抖动成分。
一般这样定义抖动：“信号的某特定时刻相对于其理想时间位置上的短期偏离为抖动”（参考：Bell Communications Research,Inc（Bellcore），“Synchrous Optical Network（SONET） Transport Systems：CommonGeneric Criteria，TR-253-CORE”，Issue 2，RevNo.1，December 1997），如图6所示。其中快过10HZ的偏离定义为抖动（Jitter），漫过10Hz的偏离定义为漂移（Wander）。
随着信号速率的不断提高和对精度的越来越高要求，需要进行抖动成分的分离以更深入表征抖动特征和查找问题根源。一般按图6进行抖动成分的分离。
图6. 抖动成分分离图
各个英文的中文翻译是，TotalJitter（TJ）：总体抖动；Random Jitter（RJ）：随机抖动；Deterministic Jitter（DJ）：确定性抖动；Data Dependent Jitter（DDJ）：数据相关抖动；Periodic Jitter（PJ）：周期性抖动；Inter-symbol Interference（ISI）：码间干扰；Duty Cycle Distortion（DCD）：占空比失真；SubRateJitter（SRJ）：子速率抖动。
通过抖动的分离，一方面可以帮助我们判断被测件DUT是否满足设计或规范要求，另一方面可以帮助我们寻找问题根源，这就是抖动的溯源分析方法。图7是抖动成因关系图。
图7 抖动成因关系图
对于高速背板互连，主要需要关注：码间干扰ISI。与数据流中的位序列相关的任何抖动都称为数据相关抖动DDJ，其中的主要组成成分是ISI。ISI通常是由连接器、电缆、PCB传输线、背板等的不足的频响（阻抗不连续和损耗的综合结果）引起的。不足带宽对数据序列强烈地执行低通滤波，由于滤波，波形没到达完全的高状态或低状态，除非有同极性的多个位连续出现（注：轮流的 1、0、1、0、1、0 属于高频，因为每单位区间内，信号都发生电压跳转。连续的1或0，因为信号电压一直维持固定，所以属于低频）。图8所示的不同码型通过低带宽的传输系统后，增加了码间干扰ISI抖动成分。
图8 低带宽的互连（如高速背板）产生码间干扰ISI
因为6.25Gbps到10Gbps的信号通过背板传输后，眼图处于封闭状态，需要使用均衡软件仿真芯片均衡特征以打开眼图再进行参数测量和分析。现在的采样示波器和实时示波器都支持均衡功能，一般支持判决反馈均衡DFE和线性前向均衡LFE。可以在软件里选择抽头的数量，可以输入抽头的数值，亦可以自动获得抽头的数值（相当于自适应性均衡），如图9所示。均衡后可以方便测量眼图，抖动等参数。
图9 均衡器改善信号质量（右图蓝色部分为均衡前，红色眼图为均衡后）
总结
信号完整性设计测试技术的进步为设计数据率高达10Gbps的高速背板创造了很多机会，但要想实现这一目标，设计人员必须对差分传输线效应和物理结构对信号完整性的影响有一定了解。有多种PCB结构都能帮助提高数据流量，条件是在高速串行链路内正确地实现他们。今天的高速数字设计工程师必须着眼于未来，采用先进的仿真、设计、测试和分析工具，才能继续保持电信系统、数据通信系统和复杂计算机系统的快速发展步伐。对于这种高速背板互连的测试，需要从时域、频域角度进行无源测量，也要从眼图、抖动、均衡角度进行有源测量，总体上是比较复杂的。
