对于高端示波器，存储器芯片一直是核心技术，示波器中的ADC速率太快，普通的存储介质根本来不及在这么短的时间内“吞吐”那么大的数据量。譬如ADC的采样速率是20GS/s，也就是说每秒要采集20G个点，而每个点是由8个0和1组成的，如果ADC的输出是完全按照串行数据传送到存储器中，那么传输速率就是160Gbps，现在的PCI-Express 3.0的速率是8 Gbps，最高速的高速芯片在单板上传输的速率是25 Gbps，但还不成熟，也没用到示波器上，高速的ADC采样点怎么传输到存储器中，这是一个难题。其实，这么高速的ADC也不可能是单芯片设计的，内部是由很多的2.5GS/s或1.25S/s、250MS/s的小的ADC交织拼接的。
随着示波器技术的发展，目前存在两种架构模式，一种是基于PC平台的，另外一种是嵌入式的，主要是基于FPGA实现的。随着DDR内存速率的提高和FPGA计算能力的增强，现在基于FPGA计算平台的存储器芯片已经不再神秘，多是采用工业上的DDR内存颗粒了，因此存储深度这个指标在不顾及存储的采样点是否真实的被显示、被分析的情况下，可以做的特别大了。但往往真实情况是，虽然存储深度很高，但显示的采样点数和分析的采样点数可能只有千分之几，在这类产品中，屏幕上看到的波形对应的存储深度并不等于采样率乘以采样时间。
