此方法请注意一点，内部生成的正弦波必须具有低失真。虽然使用分立式PLL和乘法器可以实现该系统，但是使用FPGA实现锁定放大器功能会带来多个性能优势。图11展示了使用FPGA构建的锁定放大器，采用基于ADA4528-1零偏移放大器的前端和24位Σ-Δ ADC AD7175-2。此类应用无需很高的带宽，因此我们可以将锁相放大器的噪声带宽设置为50 Hz。受测设备仍然是任何可外部激励的传感器。ADA4528-1配置为噪声增益为20，以充分利用ADC的满量程(本例随意设置)。虽然直流错误不会影响测量，但是最大限度降低失调漂移和1/f噪音仍然很重要，因为它们会缩小可用的动态范围，尤其是针对高增益配置放大器的情况。ADA4528-1的2.5 V最差情况的输入失调误差表示只有10 ppm的AD7175-2全量程输入范围(采用2.5 V基准电压)。ADC后的数字高通滤波器将移除任何直流失调和频率很低的噪声。要计算输出噪声，我们需要了解AD7175-2的电压噪声密度。数据手册规定ADC噪声为5.9 Vrms，输出数据速率为50 kSPS，使用Sinc5 + Sinc1滤波器并支持输入缓冲器。采用这些设置的等效噪声带宽为21.7 kHz，这将产生40 nV/√Hz的电压噪音密度。ADA4528的宽带输入噪声是5.9 nV/√Hz，它会在输出为118 nV/√Hz时出现，产生125 nV/√Hz的组合噪音密度。由于数字滤波器的等效噪声带宽仅为50 Hz，因此输出噪声为881 nVrms。在±2.5 V输入范围内，这将产生动态范围为126 dB的系统。通过调整低通滤波器的频率响应，我们能够以带宽来换取动态范围。例如，针对1 Hz等效噪声带宽设置滤波器，所产生的动态范围为143 dB，而将带宽设置为250 Hz，则会获得119 dB的动态范围。
