当前位置: 首页 » 技术方案 » 解决方案 » 电子行业 » 正文

如何抑制电源噪声?高速数字电路封装电源完整性分析


时间:2018-01-30 作者:
分享到:



图5 去耦电容安装在Pkg和PCB上


如图5所示,我们摆放电容的位置分三种情况,一是在Pkg上加52颗,二是在PCB上加63颗,三是在Pkg和PCB上同时各放置52和63颗,电容值大小为100nF, ESR、ESL分别为0.04ohm、0.63nH。量测结果如图6。


图6 加去耦电容于不同位置的|S21|比较图


首先,把低频到5Ghz分成三个阶段,首先,开始低频到500Mhz左右,不管在Pkg或PCB上加去耦电容,相比没有加电容,都可以大大降低结构阻抗,减少GBN干扰。第二,对于0.5Ghz~2Ghz,在Pkg上和同时在Pkg与PCB上加去耦电容,对噪声抑制效果差不多。可是如果只在PCB上加电容,可以看到在800Mhz附近多了一个共振点,这比没有加电容时更糟。所以我们只在PCB上加电容时要特别注意,可能加上电容后电源噪声更严重。第三,从2Ghz~5Ghz,三种加电容方式与没加电容相比,效果并不明显,因为此阶段超过了电容本身的共振频率,由于电容ESL的影响,随着频率升高,耦合电容逐渐失去作用,对较高频的噪声失去抑制效果。

去耦电容ESR的影响

在Pkg结合PCB结构上,放置12颗去耦电容,同时改变去耦电容的ESR,模拟结果如图7所示。可以发现,当ESR值越来越大,会将极点铲平,同时零点也被填平,使S21成为较为平坦的曲线。


图7 去耦电容的ESR对|S21|的影响

去耦电容ESL的影响

在Pkg结合PCB结构上,放置12颗去耦电容,同时改变去耦电容的ESL,模拟结果如图8所示。从图中我们发现,ESL越大,共振点振幅越大,且有往低频移动的趋势,对噪声的抑制能力越低。


图8 去耦电容的ESL对|S21|的影响

去耦电容数量的影响

由前面的结果知道,电容放在封装上效果更好,所以对电容数量的探讨,以在Pkg上为主。在前述Pkg+PCB的结构上,Pkg上电容的放置方式如图9,模拟结果如图10。


关键词:高速数字电路 噪声干扰 电源噪声    浏览量:2360

声明:凡本网注明"来源:仪商网"的所有作品,版权均属于仪商网,未经本网授权不得转载、摘编使用。
经本网授权使用,并注明"来源:仪商网"。违反上述声明者,本网将追究其相关法律责任。
本网转载并注明自其它来源的作品,归原版权所有人所有。目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。如有作品的内容、版权以及其它问题的,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
本网转载自其它媒体或授权刊载,如有作品内容、版权以及其它问题的,请联系我们。相关合作、投稿、转载授权等事宜,请联系本网。
QQ:2268148259、3050252122。


让制造业不缺测试测量工程师

最新发布
行业动态
技术方案
国际资讯
仪商专题
按分类浏览
Copyright © 2023- 861718.com All rights reserved 版权所有 ©广州德禄讯信息科技有限公司
本站转载或引用文章涉及版权问题请与我们联系。电话:020-34224268 传真: 020-34113782

粤公网安备 44010502000033号

粤ICP备16022018号-4