在各种应用中（从通信基础设施到仪器仪表），对系统带宽和分辨率的更高要求促进了将多个数据转换器以阵列形式连接的需求。设计人员必须找到低噪声、高精度解决方案，才能为使用普通JESD204B串行数据转换器接口的大型数据转换器阵列提供时钟和同步。
而在很多实际应用中，数据转换器阵列所需的大量时钟已经超出了单个IC元件所能提供的极限。
本文提供一个关于如何构建灵活可编程时钟扩展网络的真实案例，它不仅具有出色的相位噪声/抖动性能，还可将所需的同步信息从时钟树的第一个器件传递至最后一个器件，同时提供确定性控制。
简介
无线通信系统从3G到4G和LTE（以及5G，目前正在规范讨论阶段）的演进是推动高速数据转换和同步的关键技术因素。在蜂窝基站应用中，多种因素共同作用，提高了数据带宽要求。主要的因素是，订阅数量的增加导致对更为丰富的多媒体内容的需求，以及对于使用全球蜂窝基础设施的机器间通信的新应用需求。其结果是，设计人员寻求全新的创新型RF收发器架构，这种架构具有更高的通道数，使用诸如有源天线设计、大规模MIMO和高级波束成形等技术。具有大量输入和输出的系统利用多条传输路径，需要大量的ADC和DAC元件。数据转换要求扩大后，采样时钟生成和同步就成了很大的设计挑战。在复杂系统中，所需的时钟信号数量可以轻松从几个增加到上百个，如图1所示。
图1. 带时钟树的数据转换器系统
JESD204B标准定义了串行数据接口，可用来减少宽带数据转换器和其他系统IC之间的数据输入/输出数量。数据I/O数量的下降解决了高速、高位数数据转换器的互连问题。以更少的互连提供宽带数据转换器的能力简化了PCB布局布线，并实现更小的尺寸，且不降低整体系统性能。这些改进对于克服大部分应用中的系统尺寸和成本限制非常重要，包括无线基础设施、便携式仪器仪表、军事应用和医疗超声设备。
系统级考虑因素
在含有大型数据转换器阵列的复杂系统中，处理更大的数据量要求从天线到处理单元具有高SNR（信噪比）。从时钟角度来讲，SNR受限于采样时钟的相位噪声。较差的相位噪声性能会造成抖动并增加EVM（误差矢量幅度），从而严重降低SNR，影响系统性能。一般而言，时钟信号质量用抖动来表示，其定义为目标带宽内的相位噪声积分。通常，相位噪声积分限值为几十kHz到几十MHz。然而，宽带噪声同样很重要，因为较高的时钟信号噪底同样会影响系统SNR。较差的采样时钟还可能含有杂散信号内容，会降低SFDR（无杂散动态范围）。最终，考虑到占空比和上升/下降时间等参数，采样时钟质量不应仅在频率域中定义，还应在时间域中定义。
这些是采样时钟的基本系统要求。然而，在大型数据转换器阵列中，当不同阵列的时钟之间需要同步时，通道间偏斜便是一个关键要求。这类系统的性能取决于同步数据阵列，因此对不同数据转换器之间的偏斜很敏感。
功耗也是一个考虑因素。较高的功耗降低了系统效率，使温度升高并增加冷却成本和引线，且增加了潜在故障率。从商业角度出发，器件数和电路板空间同样是很重要的，应加以控制。
时钟树结构
如前所述，在一个大规模系统中，单个时钟IC通常没有足够的输出来驱动所有分支。时钟树拓扑也许可以克服这个问题，且能同步多个器件、设备，或多个系统。图2给出了一个时钟树拓扑框图。注意，树形结构的每一级都有延迟成分，由固定部分和不确定部分组成。
