基于该ADC的源同步传输特性，对于该种ADC的LVDS信号的接收通常采用源同步接收再加时序约束来保证接收的过程能够满足接收数据的建立时间和保持时间，进而保证接收信号的正确性。依照tsu和th的值进行input delay约束，如果时序满足，那么可以肯定FPGA的接收将是正确无误的。Tsu和th的值说明如图5所示：
图5
图6
图6为ADS62P49数据手册提到的tsu和th的变化范围，这两个值必须用在FPGA的接口时序约束中，以保证输入的稳定性。
1.3 采用input delay约束保证源同步接收的正确性
由于ADC基本上是带有LVDS电平的随路时钟，因此采用该时钟作为数据接收寄存器的工作时钟来接收ADC的输出LVDS数据信号。
关键词:仪器仪表 测试测量 技术分析 LVDS信号 浏览量：1404
声明：凡本网注明"来源：仪商网"的所有作品，版权均属于仪商网，未经本网授权不得转载、摘编使用。
经本网授权使用，并注明"来源：仪商网"。违反上述声明者，本网将追究其相关法律责任。
本网转载并注明自其它来源的作品，归原版权所有人所有。目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。如有作品的内容、版权以及其它问题的，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
本网转载自其它媒体或授权刊载，如有作品内容、版权以及其它问题的，请联系我们。相关合作、投稿、转载授权等事宜，请联系本网。
QQ：2268148259、3050252122。
