但什么是 I/O Banking 规则?将 FPGA 中的用户 I/O 分组为若干个 Bank，每个 Bank 包含多组 I/O。这些 Bank 具有独立的电压源，能支持多种 I/O 标准。在 Zynq®-7000 All Programmable SoC(以及其它 7 系列器件)中，I/O Bank 被进一步分为高性能和大范围这两个大的组别。这种类别划分能进一步约束性能，并要求工程师针对接口使用正确的类别。
高性能 (HP) 类别针对更高的数据速率进行了精心优化。它使用更低的工作电压，而且不支持 LVCMOS 3v3 和 2v5。另一个是大范围 (HR) 类别，其可处理 HP 不支持的更多 I/O 标准。因此，HR 支持传统的 3v3 和 2v5 接口。图 3 给出了这些 Bank。
图 3 – 赛灵思 7 系列器件上的高性能(左)和大范围 I/O Bank
