传统封装是先将硅晶圆"切割"成单个芯片，然后将芯片连接到印刷电路板并建立电气连接，而晶圆级封装则是在晶圆级进行电气连接和成型，然后使用激光切割芯片。就芯片配置而言，晶圆级芯片尺寸封装（WLCSP）与倒装芯片的最大区别在于，WLCSP的芯片与印刷电路板之间没有基板。相反，再分布层（RDL）取代了基板，从而缩小了封装尺寸并增强了热传导。
晶圆级封装分为两种类型：扇入式和扇出式。扇入式晶圆级封装主要用于技术要求较低的低端手机，RDL走向晶粒中心。在2007年推出的扇出型封装中，RDL和焊球的尺寸超过了芯片的尺寸，因此芯片可以有更多的输入和输出，同时保持较薄的外形3。核心封装主要用于不需要高端技术的汽车和网络应用，如射频和信息娱乐芯片，在近15亿美元的扇出封装市场中占比不到20%。高密度和超高密度主要用于移动应用，预计将扩展到一些网络和高性能计算应用。全球最大的WLCSP制造商是台积电。
在过去的十年中，堆叠式WLCSP得到了充分发展，它允许在同一封装内集成多个集成电路，既可用于异质键合（集成逻辑芯片和存储芯片），也可用于存储芯片堆叠。在2.5-D堆叠中，两个或更多芯片并排放置，一个芯片与另一个芯片之间用中间件连接。2.5-D堆叠根据所使用的内插件种类可分为几类：
硅内插器是唯一需要TSV（即硅通孔）的类型，TSV是一种穿过硅芯片或晶圆的垂直电气连接。硅内插器使用的是一种稳定的技术，已在市场上使用了十多年，但硅的成本很高，而且需要前端技术和制造能力。台积电的CoWoS-S（晶片上基板芯片）在市场上占据主导地位。
硅桥相对较新。由于硅桥使用的硅量比传统硅内插器少，因此更薄，从而降低了功耗，提高了设计灵活性。与传统硅插针相比，硅桥的优势在于可以实现更先进的系统级集成，因此被用于人工智能等高性能计算（HPC）领域。具有代表性的技术包括英特尔的EMIB（嵌入式多芯片互连桥）和台积电的CoWoS-L。
再分布层也可以作为内插层。这种技术的最大优势在于，创建RDL的光刻工艺可实现精细图案化，从而提高速度和散热性能。台积电的CoWoS-R（基板上芯片RDL）即将开始批量生产。
玻璃也正在成为下一代内插材料。它在高频带宽下具有低成本和低功率损耗的特点，但可能在一段时间内还无法推向市场。
在三维堆叠中，多个芯片面朝下相互叠放，可以使用或不使用中间膜。3-D堆叠主要有两种类型。最常见的是带微凸块（µ-凸块）的TSV。新的替代方法是无缓冲混合键合，使用介质键合和嵌入式金属形成互连；存储器厂商正在探索这种方法。
先进封装市场受终端应用驱动
自2010年代中期以来，扇出式晶圆级封装一直占据主导地位，市场份额约为60%。扇出封装比堆叠封装成本更低，而且具有高耐热性和小外形尺寸的特点。这些特性使其适用于移动应用，而移动应用可能会产生对扇出式封装的大部分需求。
苹果公司的应用处理器、图形芯片以及5G和6G调制解调器芯片采用扇出先进封装。苹果是该技术的最大用户，消耗了台积电生产的大部分产品。其他顶级无晶圆厂企业，即设计和销售硬件和芯片但外包生产的公司，也在大规模生产的芯片中使用扇出技术。
高性能计算和网络应用的大部分增长可能来自人工智能芯片、边缘计算和消费类设备中的网络芯片，它们需要扇出封装所能提供的小外形尺寸和经济实惠的成本。
最有可能推动2.5-D堆叠技术增长的可能是HPC应用，数据中心对这种应用的需求量很大。虽然2022年使用2.5-D堆叠技术的数据中心容量不到20%，但在未来五年内，这一比例可能会增加到50%。对于移动应用而言，2.5-D封装被认为成本过高，但随着下一代产品的到来，这种情况可能会有所改变，因为下一代产品将采用成本更低的硅桥、RDL和玻璃中间膜。
