ADA2200集成式同步解调器采用独特的电荷共享技术来执行模拟域内的分立式时间信号处理。该器件的信号路径由输入缓冲器、FIR抽取滤波器(进行抗混叠滤波)、可编程IIR滤波器、相敏检波器以及差分输出缓冲器组成。其时钟生成功能可将激励信号与系统时钟同步。通过SPI兼容接口可配置可编程特性。
24位Σ-Δ型ADC AD7192生成的4.92 MHz时钟用作主机时钟。ADA2200生成滤波器和PSD时钟所需的一切内部信号,此外还在RCLK引脚上生成激励信号。该器件将主机时钟进行1024 分频,以便生成4.8 kHz信号,控制CMOS开关。CMOS开关将低噪声3.3 V源转换为LVDT的方波激励信号。用于激励源的3.3 V电源还用作ADC基准电压源,因此电压源中的一切漂移都不会降低测量精度。在满量程位移处,LVDT输出1.6 V峰峰值输出电压。
抗混叠滤波
LVDT输出和ADA2200输入之间的RC网络为LVDT输出信号提供低通滤波,同时产生使解调器输出信号最大所需的相对相移。如前所述,图2b显示了最大PSD输出发生在相对相移为0°或180°处。ADA2200具有90°相位控制,因而还可以使用±90°相对相位失调。
解调频率奇数倍的信号能量将出现在输出滤波器的通带内。FIR抽取滤波器实现抗混叠滤波,能为这些频率提供至少50 dB衰减。
如有需要,IIR滤波器可提供额外的滤波或增益。由于IIR滤波器在相敏检波器前面,其相位响应将会影响PSD信号输出带宽。设计滤波器响应时,必须考虑这一点。
输出滤波器
应选择输出滤波器的通带,使其匹配待测参数的带宽,但限制系统的宽带噪声。输出低通滤波器必须还要能够抑制PSD偶数倍产生的输出杂散。
该电路使用Σ-Δ型ADC AD7192内置的LPF.它可以通过编程实现sinc3或sinc4响应,并且传递函数在输出数据速率的倍数处为零。
将ADC的输出数据速率设为解调频率可以抑制PSD输出杂散。ADC的可编程输出数据速率用作可选带宽输出滤波器。可用的输出数据速率(fDATA)为 4.8 kHz/n,其中1≤n≤1023.因此,ADC对每个输出数据数值的n个解调时钟周期内求解调器输出的平均值。由于主机时钟和ADC时钟同步,ADC输出滤波器传递函数的零点将直接落在调制频率的每一个谐波上,并且抑制任意n值的所有输出杂散。
图6显示了归一化为ADC输出数据速率的sinc3传输函数
可编程输出数据速率具有噪声和带宽/建立时间之间的直观权衡取舍关系。输出滤波器噪声带宽为0.3×fDATA、3 dB频率为0.272×fDATA,建立时间为3/fDATA.在最高4.8 kHz输出数据速率下,ADC数字滤波器具有1.3 kHz左右的3 dB带宽。在不超过此频率的范围内,解调器和ADC之间的RC滤波器相对平坦,最大程度降低了ADC的带宽要求。在最大数据速率较低的系统中,RC滤波器转折频率可以按比例降低。
[pagebreak] 噪声性能
该电路的输出噪声是ADC输出数据速率的函数。表1显示数字化数据相对于ADC采样速率的有效位数,假设满量程输出电压为2.5 V.噪声性能与LVDT内核位置无关。
表1.噪声性能与带宽的关系